

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-320301

(43)Date of publication of application : 11.11.1992

(51)Int Cl.

H01C 7/04

H01C 17/06

(21)Application number : 03-088345

(71)Applicant : MURATA MFG CO LTD

(22)Date of filing : 19.04.1991

(72)Inventor : SUNAHARA HIROBUMI

SHIMABARA YUTAKA

YONEDA YASUNOBU


SAKABE YUKIO

## (54) CRITICAL TEMPERATURE RESISTOR AND ITS MANUFACTURE

### (57)Abstract:

PURPOSE: To enable an allowable current value to be increased and a degree of selection of a resistance value to be increased by laminating a plurality of semiconductor ceramic plates with thermistor characteristics.

CONSTITUTION: Internal electrode layers 2a-2d and insulation resistance layers 4a-4d are included between layers of a plurality of semiconductor ceramic plates 1a-1e with critical temperature resistor characteristics, thus enabling external electrodes 5, 5 to be formed at both edges of a lamination body.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平4-320301

(43) 公開日 平成4年(1992)11月11日

(51) Int. Cl. <sup>3</sup> H 0 1 C 7/04 17/08	試験記号 2137-5E P 9058-5E	F I	技術表示箇所
---	------------------------------	-----	--------

審査請求 未請求 請求項の数2(全4頁)

(21) 出願番号	特願平3-88345	(71) 出願人	000006231 株式会社村田製作所 京都府長岡京市天神二丁目26番10号
(22) 出願日	平成3年(1991)4月19日	(72) 発明者	野原 博文 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内
		(72) 発明者	島家 豊 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内
		(72) 発明者	米田 康雄 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内
		(74) 代理人	弁護士 小森 久夫


最終頁に続く

(54) 【発明の名称】 急変サーミスタおよびその製造方法

(57) 【要約】

【目的】 それぞれサーミスタ特性を有する複数の半導体セラミック板を積層することによって許容電圧値を高め、抵抗値の選択自由度を高める。

【構成】 それぞれ急変サーミスタ特性を有する複数の半導体セラミック板1a~1eの各層間に内部電極層2a~2dおよび絶縁性樹脂層4a~4dを介在させ、積層体の両端部に外部電極5、5を形成する。



(2)

特開平4-320301

## 【特許請求の範囲】

【請求項1】 急変サーミスタ特性を有する複数の半導体セラミック板の積層体からなり、該急変サーミスタ積層体の電気的接続部に内部電極層を、電気的絶縁部に絶縁性樹脂層をそれぞれ形成し、積層体の端面に上記内部電極層を共通接続する外部電極を形成したことを特徴とする急変サーミスタ。

【請求項2】 急変サーミスタ特性を有する複数の半導体セラミック板を内部電極層を介して積層し、内部電極層形成領域外に空腔層を形成し、この空腔層に絶縁性樹脂層を注入し、硬化させた後、積層体の端面に上記内部電極層を共通接続する外部電極を形成する急変サーミスタの製造方法。

## 【発明の詳細な説明】

【0001】

【産業上の利用分野】 この発明は、ある温度で急激に電気抵抗が変化する急変サーミスタおよびその製造方法に関する。

【0002】

【従来の技術】 急変サーミスタ (CTR) は、ある温度域で温度上昇に伴って電気抵抗が急激に低下する半導体素子である。現在実用化されている急変サーミスタは  $V_{O_2}$  を基本組成としており、 $V_{O_2}$  の結晶構造が  $700^\circ\text{C}$  付近で半導体——金属の転移を利用したものである。

【0003】 通常、急変サーミスタは  $V_{O_2}$  に  $B$ 、 $S$ 、 $P$ 、 $Mg$ 、 $Ca$ 、 $Si$ 、 $Ba$ 、 $La$ 、 $Pb$  などの酸化物の1〜2種を混合し、還元雰囲気中で  $800\sim 900^\circ\text{C}$  で熱処理してから粉砕し、ピード形に形成した後、 $1000^\circ\text{C}$  の還元雰囲気中で焼成し、その後急冷することにより製造されている。

【0004】

【発明が解決しようとする課題】 従来の急変サーミスタは、その急変抵抗特性が製造工程に大きく依存しており、良好な急変特性を得るためにはきめ細かな製造条件を設定する必要がある。

【0005】 特に急冷工程は、還元雰囲気処理工程と同様に急変特性に影響を及ぼす工程であり、良好な特性を得るためには  $900^\circ\text{C}$  以上で急冷処理しなければならない。このため、均質に冷却しにくいディスク型など大型の急変サーミスタでは良好な急変特性を得るのが困難であり、ピード型や円筒型などの小型の素子が主流となっている。しかしこのような小型の素子では許容電流密度が数十  $\text{mA}$  以下と限られており、さらに使用域における低消費電力の選定自由度も低い。このため、例えば投入電流密度が数十  $\text{mA}$  以下と限られており、さらに使用域における低消費電力の選定自由度も低い。このため、例えば投入電流密度が数十  $\text{mA}$  以下と限られており、さらに使用域における低消費電力の選定自由度も低い。

【0006】 この発明の目的は、許容電流値が高く、しかも低抵抗値の選定自由度の高い急変サーミスタおよびその製造方法を提供することにある。

【0007】

【課題を解決するための手段】 許容電流値を高めるためには素子全体を大型化してしかも急冷処理を確実に行わなければならない。発明者等は層状セラミック積層体を急冷処理してそれぞれ急変サーミスタ特性を有する複数の半導体セラミック板を構成し、これらを積層化することによって上記欠点のない急変サーミスタが得られることを見出した。

【0008】 この発明の急変サーミスタは、急変サーミスタ特性を有する複数の半導体セラミック板の積層体からなり、複数の半導体セラミック板間の電気的接続部に内部電極層を、電気的絶縁部に絶縁性樹脂層をそれぞれ形成し、積層体の端面に上記内部電極層を共通接続する外部電極を形成したことを特徴とする。

【0009】 また、この発明の急変サーミスタの製造方法は、急変サーミスタ特性を有する複数の半導体セラミック板を内部電極層を介して積層し、内部電極層形成領域外に空腔層を形成し、この空腔層に絶縁性樹脂層を注入し、硬化させた後、積層体の端面に上記内部電極層を共通接続する外部電極を形成することを特徴とする。

【0010】

【作用】 この発明の急変サーミスタは、急変サーミスタ特性を有する複数の半導体セラミック板の積層体からなり、複数の半導体セラミック板間の電気的接続部に内部電極層、電気的絶縁部に絶縁性樹脂層がそれぞれ形成され、積層体の端面に内部電極層を共通接続する外部電極が形成されている。この構造により、急変サーミスタ特性を有する複数の半導体セラミック板が内部電極層および樹脂層を介して積層一体化されるとともに、内部電極および外部電極を介して電気的に接続される。このように急変サーミスタ特性を有する複数の半導体セラミック板を積層したことにより、全体の容量が大きくかつ許容電流密度が高まる。また、半導体セラミック板の厚さやその積層枚数などによって広範囲にわたって所望の抵抗値が得られる。

【0011】 また、この発明の急変サーミスタの製造方法は、急変サーミスタ特性を有する複数の半導体セラミック板が内部電極層を介して積層され、内部電極層形成領域外に空腔層が形成された後、その空腔層に絶縁性樹脂層が注入される。そして、積層体の端面に内部電極層を共通接続する外部電極が形成される。このことによりそれぞれ急変サーミスタ特性を有する複数の半導体セラミック板間に内部電極層と絶縁性樹脂層とが介在した急変サーミスタが得られる。

【0012】 なお、内部電極形成領域外に予め例えばカーボンペーストなどのように焼付けによって消失する材料を導電ペーストとともに形成することによって、半導体セラミック板の積層焼付け時に内部電極形成領域外に空腔層を形成することができる。また、その空腔層に対して真空脱気および加圧密着によって絶縁性樹脂層を注入することができる。

(3)

特開平4-320301

【0013】

【実施例】この発明の実施例である急変サーマスタおよびその製造方法について製造工程順に説明する。

【0014】 先ず、 $V_1O_5$ 、 $P_2O_5$ 、 $B_2O_3$ を目的とする量だけ秤量し、均一に混合する。この混合粉を加熱溶融してガラス状にした後、還元性雰囲気中熟成して粉砕し、原料粉末を作成する。この原料粉末に酢酸ビニル系バインダ、分散剤および可塑剤を加え、ドクターブレード法でグリーンシートを作成する。

【0015】 上記グリーンシートを $5.0 \times 2.0$ 、 $0.3$  mmサイズにカットした後、シート厚みが $0.3$  mmになるように積み重ね熱圧密を行う。そして、積み重ねた圧密シートを $7.0 \times 6.3$  mmにカットする。

【0016】 カットした圧密シートを $1000^\circ\text{C}$ で5分間焼成した後、炉中から取り出して急冷する。これにより、 $V_2O_5$ と $P_2O_5$ および $B_2O_3$ の酸化物とが混合した急変サーマスタ特性を有する半導体セラミック板を得る。

【0017】 次に、半導体セラミック板に電極層形成用の導電ペーストと空層層形成用のカーボンペーストをそれぞれ印刷する。図1は導電ペーストとカーボンペーストをそれぞれ印刷した半導体セラミック板の印刷前の状態を示す斜視図である。図1において1a~1eはそれぞれ急変サーマスタ特性を有する半導体セラミック板、2a~2dは導電ペースト、3a~3dはカーボンペーストである。ここで導電ペーストとしては、Ag、オーミック成分、ワニス、フリットおよび溶剤を混合してペースト状にしたものを用いる。また、カーボンペーストとしては、カーボン粉末、ワニスおよび溶剤を混合してペースト状にしたものを用いる。

【0018】 このように導電ペーストおよびカーボンペーストを印刷した半導体セラミック板を図2のように積層する。その後、焼付けを行って2a~2dをそれぞれAg電極層とする。一方、3a~3dのカーボンペーストを焼付けによって焼結消失させ、図3のように空層層とする。

【0019】 次に、ポリスチレン系またはエポキシ系などの樹脂溶液に焼結層を浸漬し、真空脱気して加圧硬化させる。その後、樹脂硬化させた焼結層を加熱溶融させた後、自然冷却させて樹脂を硬化させる。その後、余分な樹

脂を除去して図4に示すように側面壁4a~4dを形成する。

【0020】 その後、図5および図6に示すように、積層体の両端部に外部電極5、5を形成して内部電極2a~2dとの電気的接合をとる。

【0021】 なお、図1~図5では説明上半導体セラミック板の層数を少なく表したが、急変サーマスタ特性を有する半導体セラミック板を50層として寸法が $5.8 \times 5.0 \times 1.5$ 、 $0.3$  mmの急変サーマスタを作成し、その特性を測定したところ、抵抗値が $0.1$  k $\Omega$ で電流許容率が1Aであった。

【0022】

【発明の効果】 この発明によれば、急変サーマスタを構成する積層体のうち各半導体セラミック板は小型の薄板状であるため、容易に急冷処理を行うことができ、良好な急変サーマスタ特性が得られる。そして、この急変サーマスタ特性を有する半導体セラミック板を多数積層化したことにより、全体の容量が大きくなり、許容電流値の高い急変サーマスタが得られる。また、半導体セラミック板の組成を変えることなく、各半導体セラミック板の寸法および積層数によって抵抗値を広範囲にわたって設定できるようにする。このため、例えば突入電流抑制素子などにも適用できるようにする。

【0023】

【図面の簡単な説明】

【図1】 急変サーマスタの製造途中の状態を示す斜視図である。

【図2】 焼付け後の積層体の断面図である。

【図3】 樹脂注入後の積層体の断面図である。


【図4】 外部電極形成後の断面図である。

【図5】 完成した急変サーマスタの斜視図である。

【符号の説明】

- 1a~1e 半導体セラミック板
- 2a~2d 導電ペーストおよび焼付け後の内部電極
- 3a~3d カーボンペースト
- 4a~4d 遮断性樹脂層
- 5 外部電極

【図2】



【図3】

